专利摘要:
依據實施形態,係具備:半導體基板;光二極體,係設於上述半導體基板,且由N型區域及P型區域構成;浮置擴散層,係設於上述半導體基板,而且用於保持由上述光二極體轉送來的電荷;及轉送電晶體,係設於上述半導體基板,而且用於將上述光二極體所儲存電荷傳送至上述浮置擴散層。上述光二極體之N型區域,係由第1半導體區域,及較上述第1半導體區域淺的第2半導體區域構成;上述第1半導體區域之端部,比起上述轉送電晶體之閘極電極之端部,係更位於上述浮置擴散層側;上述第2半導體區域之端部,係和上述轉送電晶體之閘極電極之端部位於大略同一位置。
公开号:TW201301490A
申请号:TW101107898
申请日:2012-03-08
公开日:2013-01-01
发明作者:Hidetoshi Koike
申请人:Toshiba Kk;
IPC主号:H04N5-00
专利说明:
固態攝像裝置及其製造方法
本發明主張2011年5月24日申請之JP2011-116188之優先權,本發明亦引用其全部內容。
本實施形態通常關於固態攝像裝置及其製造方法。
例如CMOS影像感測器為習知之固態攝像裝置。CMOS影像感測器,係對應於構成1畫素之各個格,將光二極體所檢測之畫素信號藉由電晶體予以放大者。於CMOS影像感測器,作為對具有二維配列畫素的攝像部進行水平掃描或垂直掃描之電路,係使用動態型移位暫存器,而謀圖電路之簡素化,小型化及低消費電力化。
伴隨CMOS影像感測器之小型化,畫素之微細化被進展。畫素之微細化時,欲使構成光二極體的N型區域及P型區域對於轉送電晶體能以良好精確度形成,可採用在轉送電晶體之閘極電極之形成後藉由自動對準(self-aligning)進行離子植入之方法。
光二極體之N型區域對於閘極電極藉由自動對準進行離子植入而形成時,雜質離子被以高的加速能量(例如150keV以上)植入半導體基板,因而雜質離子會貫穿由多晶矽構成的閘極電極而到達半導體基板。為防止雜質離子到達閘極電極正下方之半導體基板,須於閘極電極上形成蓋部材來防止雜質離子之貫穿閘極電極。但是,畫素周邊部之邏輯電晶體之形成時無須蓋部材,僅構成畫素的電晶體需要蓋部材。因此,製造工程變為複維,CMOS影像感測器之成本變高。
本發明欲解決的課題在於提供,可以提升轉送電晶體之截止(cut-off)特性的固態攝像裝置及其製造方法。
實施形態之固態攝像裝置,係具備:半導體基板;光二極體,係設於上述半導體基板,且由N型區域及P型區域構成;浮置擴散層,係設於上述半導體基板,而且用於保持由上述光二極體轉送來的電荷;及轉送電晶體,係設於上述半導體基板,而且用於將上述光二極體所儲存電荷傳送至上述浮置擴散層;上述光二極體之N型區域,係由第1半導體區域,及較上述第1半導體區域淺的第2半導體區域構成;上述第1半導體區域之端部,比起上述轉送電晶體之閘極電極之端部,係更位於上述浮置擴散層側;上述第2半導體區域之端部,係和上述轉送電晶體之閘極電極之端部位於大略同一位置。
另一實施形態之固態攝像裝置之製造方法,該固態攝像裝置係具有:光二極體,及將上述光二極體所儲存電荷傳送至浮置擴散層的轉送電晶體者;其特徵為具備:於半導體基板導入N型雜質,於上述半導體基板內形成上述光二極體之第1半導體區域的工程;於上述半導體基板上,形成上述轉送電晶體之閘極電極的工程;及以上述閘極電極為遮罩而於上述半導體基板內導入N型雜質,在較上述半導體基板內之上述第1半導體區域淺的位置,形成上述光二極體之第2半導體區域的工程。
依據上述構成之固態攝像裝置及其製造方法,可提升轉送電晶體之截止特性。
以下,針對本實施形態之固態攝像裝置之製造方法及構造加以說明。本實施形態之固態攝像裝置係由例如CMOS影像感測器構成。
圖1係表示本實施形態之固態攝像裝置之製造工程之斷面圖。首先,準備半導體基板11。半導體基板11可使用例如矽(Si)構成的P型磊晶基板。接著,於半導體基板11之一部分導入P型雜質,於半導體基板11之一部分之區域(電晶體區域)形成P型阱12。於電晶體區域形成構成畫素的複數個MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。
接著,如圖2所示,半導體基板11上形成MOSFET用之閘極絶緣膜13。閘極絶緣膜13係使用例如膜厚4nm以上之矽氧化物。
接著,如圖3所示,以僅使半導體基板11之中構成畫素的光二極體17之形成用的光二極體區域露出的方式,使用微影成像工程於閘極絶緣膜13上形成阻劑層18。該光二極體區域係配置於P型阱12之外側。
接著,以阻劑層18作為遮罩而於半導體基板11進行N型雜質之離子植入,於半導體基板11內形成光二極體17之構成用的N型半導體區域14。N型半導體區域14之形成工程,係於高的加速能量(例如200keV以上)進行離子植入。N型半導體區域14之雜質濃度之峰值深度約為0.25μm。又,本實施形態中所謂峰值深度,係指由半導體基板11上面起測定之值。於N型半導體區域14之形成工程,並未形成MOSFET用之閘極電極,並未以閘極電極作為遮罩而使用自動對準來進行。另外,於N型半導體區域14之形成工程,光二極體區域以外係被阻劑層14所覆蓋,因此可進行使用高的加速能量之離子植入工程。其後,進行阻劑層14之除去。
接著,如圖4所示,同時形成轉送電晶體用之閘極電極20、重置電晶體用之閘極電極21及放大電晶體用之閘極電極22。閘極電極20~22係使用例如導電性之多晶矽。轉送電晶體,係對應於供給至其閘極的轉送信號,將光二極體17所儲存電荷(例如電子),傳送至後述浮置擴散層25。重置電品體,係對應於供給至其閘極的重置信號,將浮置擴散層25之電壓重置成為電源電壓者。放大電晶體,係對浮置擴散層25之電壓進行放大,以該放大的電壓作為信號電壓而輸出置信號線(未圖示)者。
接著,如圖5所示,以覆蓋P型阱12(電晶體區域)的方式,使用微影成像工程於閘極絶緣膜13及閘極電極20~22上形成阻劑層23。又,針對光二極體17之構成用的N型半導體區域15,係使用閘極電極20作為遮罩而藉由自動對準加以形成,因此阻劑層23,係以覆蓋閘極電極20之一部分的方式予以形成。
接著,以阻劑層23及閘極電極20作為遮罩而於半導體基板11進行N型雜質之離子植入,於半導體基板11內以自動對準形成光二極體17之構成用的N型半導體區域15。N型半導體區域15之形成工程,係藉由比起N型半導體區域14之離子植入低的加速能量,而且雜質離子不會穿透閘極電極20而到達半導體基板11的加速能量(例如50keV以下)進行離子植入。N型半導體區域15之峰值深度約為0.06μm。如此則,N型半導體區域15之深度被設為較N型半導體區域14之深度更淺。換言之,N型半導體區域15之峰值深度,比起N型半導體區域14之峰值深度係被設為較淺。
接著,以阻劑層23及閘極電極20作為遮罩而於半導體基板11進行P型雜質之離子植入,於半導體基板11內以自動對準形成光二極體17之構成用的P型半導體區域(P型屏蔽層)16。P型半導體區域16,係形成於半導體基板11之表面區域,比起N型半導體區域15之深度,P型半導體區域16之深度係被設為較淺。換言之,比起N型半導體區域15之峰值深度,P型半導體區域16之峰值深度係被設為較淺。如此則,光二極體17,係由半導體基板11之深側起依序由N型半導體區域14、N型半導體區域15及P型半導體區域16構成。之後,除去阻劑層23。
於此,如上述說明,光二極體17之構成用的N型半導體區域15及P型半導體區域16,係以閘極電極20作為遮罩而使用自動對準形成。因此,N型半導體區域15及P型半導體區域16之端部,和閘極電極20之端部大略可以對齊。又,於實際之製品,N型半導體區域15及P型半導體區域16即使使用自動對準形成之情況下,基於雜質之熱擴散,N型半導體區域15及P型半導體區域16之端部,會稍微陷入閘極電極20之內側。另外,於N型半導體區域14之形成時點,閘極電極20未被形成,N型半導體區域14並未以自動對準形成。因此,N型半導體區域14之端部,並未和閘極電極20之端部被對齊,例如會朝閘極電極20之下方陷入。另外,N型半導體區域14之端部,和N型半導體區域15及P型半導體區域16之端部亦未被對齊。
接著,如圖6所示,以覆蓋光二極體17的方式,使用微影成像工程,於閘極絶緣膜13及閘極電極20上形成阻劑層24。接著,以阻劑層24作為遮罩而於P型阱12內藉由自動對準植入低濃度之N型雜質。如此則,於P型阱12內而且在閘極電極20與21間形成浮置擴散層25,另外,於P型阱12內形成MOSFET用之低濃度擴散區域26A。浮置擴散層25,係具有暫時保存由光二極體17傳送來的電荷之機能。
接著,以覆蓋光二極體17及浮置擴散層25的方式形成阻劑層(未圖示)。接著,如圖7所示,於P型阱12內藉由自動對準植入高濃度之N型雜質離子。如此則,於P型阱12內形成MOSFET用之高濃度擴散區域26B。擴散區域26A及擴散區域26B,係成為MOSFET之源極/汲極區域26。
其後,形成接觸部、配線層及鈍化膜(未圖示)。最後,將彩色濾光片、及微透鏡(未圖示)形成於畫素區域而完成固態攝像裝置。 (效果)
於以上詳述之本實施形態,光二極體17,係由半導體基板11之深側起依序由N型半導體區域14、N型半導體區域15及P型半導體區域16構成。N型半導體區域14,係在MOSFET用之閘極電極20之形成前,以阻劑層23作為遮罩而於半導體基板11內使用高的加速能量(例如200keV以上)進行離子植入而形成。如此則,N型半導體區域14,係形成於半導體基板11之深的區域,N型半導體區域14與浮置擴散層25之距離可以充分隔離。結果,N型半導體區域14與浮置擴散層25過於接近所導致轉送電晶體無法被截止的問題可以解消。
又,N型半導體區域14未藉由自動對準形成,因此N型半導體區域14進入至轉送電晶體之閘極電極20之下方,亦即,N型半導體區域14之端部較閘極電極20之端部位於更靠近浮置擴散層25側之可能性存在。但是,N型半導體區域14之深度非常深,因此不會發生N型半導體區域14與浮置擴散層25過度接近之情況,可以防止轉送電晶體之截止特性劣化。
另外,N型半導體區域15,係於轉送電晶體之閘極電極20形成後,以該閘極電極20作為遮罩而於半導體基板11內以低的加速能量(例如50keV以下)進行離子植入而形成。因此,即使是僅由多晶矽構成的閘極電極20亦可防止雜質離子穿透閘極電極20而到達半導體基板11。因此,無須於閘極電極20上形成用於防止雜質離子穿透閘極電極20之蓋部層。如此則,可使用和畫素周邊部之邏輯電晶體同樣之製造工程來形成畫素之構成用的電晶體。結果,製造工程可以簡化,固態攝像裝置之成本變高之問題可以解消。
另外,N型半導體區域15係藉由自動對準形成,N型半導體區域15之端部與轉送電晶體之閘極電極20之端部係位於大略同一位置。因此,不會有N型半導體區域15與浮置擴散層25過度接近之情況,可防止轉送電晶體之截止特性劣化。
另外,N型半導體區域15及P型半導體區域16藉由自動對準形成,即使畫素微細化時亦可以良好精確度形成光二極體17。如此則,可實現具有所要之特性的固態攝像裝置。
另外,本實施形態中可增大光二極體17之N型區域(N型半導體區域14及15)之體積,光二極體17可儲存較多之電荷。如此則,可實現良好畫質之固態攝像裝置。
又,本實施形態雖說明CMOS影像感測器之固態攝像裝置之例,但亦適用於CCD影像感測器等。
11‧‧‧半導體基板
12‧‧‧P型阱
13‧‧‧閘極絶緣膜
17‧‧‧光二極體
14‧‧‧N型半導體區域
20~22‧‧‧閘極電極
23‧‧‧阻劑層
15‧‧‧N型半導體區域
16‧‧‧P型半導體區域
圖1係表示本實施形態之固態攝像裝置之製造工程之斷面圖。
圖2係表示接續圖1的固態攝像裝置之製造工程之斷面圖。
圖3係表示接續圖2的固態攝像裝置之製造工程之斷面圖。
圖4係表示接續圖3的固態攝像裝置之製造工程之斷面圖。
圖5係表示接續圖4的固態攝像裝置之製造工程之斷面圖。
圖6係表示接續圖5的固態攝像裝置之製造工程之斷面圖。
圖7係表示接續圖6的固態攝像裝置之製造工程之斷面圖。
11‧‧‧半導體基板
12‧‧‧P型阱
13‧‧‧閘極絶緣膜
14‧‧‧N型半導體區域
15‧‧‧N型半導體區域
16‧‧‧P型半導體區域
17‧‧‧光二極體
20~22‧‧‧閘極電極
23‧‧‧阻劑層
权利要求:
Claims (12)
[1] 一種固態攝像裝置,其特徵為具備:半導體基板;光二極體,係設於上述半導體基板,而且由N型區域及P型區域構成;浮置擴散層,係設於上述半導體基板,而且用於保持由上述光二極體轉送來的電荷;及轉送電晶體,係設於上述半導體基板,而且用於將上述光二極體所儲存電荷傳送至上述浮置擴散層;上述光二極體之N型區域,係由第1半導體區域,及較上述第1半導體區域淺的第2半導體區域構成;上述第1半導體區域之端部,比起上述轉送電晶體之閘極電極之端部,係更位於上述浮置擴散層側;上述第2半導體區域之端部,係和上述轉送電晶體之閘極電極之端部位於大略同一位置。
[2] 如申請專利範圍第1項之固態攝像裝置,其中上述光二極體之P型區域之端部,係和上述轉送電晶體之閘極電極之端部位於大略同一位置。
[3] 如申請專利範圍第1項之固態攝像裝置,其中上述第2半導體區域之雜質濃度之峰值深度,係較上述第1半導體區域之雜質濃度之峰值深度為淺。
[4] 如申請專利範圍第1項之固態攝像裝置,其中上述P型區域之雜質濃度之峰值深度,係較上述第2半導體區域之雜質濃度之峰值深度為淺。
[5] 如申請專利範圍第1項之固態攝像裝置,其中上述第2半導體區域,係以上述轉送電晶體之閘極電極為遮罩,藉由自動對準而形成。
[6] 如申請專利範圍第1項之固態攝像裝置,其中上述P型區域,係以上述轉送電晶體之閘極電極為遮罩,藉由自動對準而形成。
[7] 一種固態攝像裝置之製造方法,該固態攝像裝置係具有:光二極體,及將上述光二極體所儲存電荷傳送至浮置擴散層的轉送電晶體;其特徵為具備:於半導體基板導入N型雜質,於上述半導體基板內形成上述光二極體之第1半導體區域的工程;於上述半導體基板上,形成上述轉送電晶體之閘極電極的工程;及以上述閘極電極為遮罩而於上述半導體基板內導入N型雜質,在較上述半導體基板內之上述第1半導體區域淺的位置,形成上述光二極體之第2半導體區域的工程。
[8] 如申請專利範圍第7項之固態攝像裝置之製造方法,其中上述第2半導體區域之形成時之雜質之加速能量,係較上述第1半導體區域形成時之雜質之加速能量低。
[9] 如申請專利範圍第7項之固態攝像裝置之製造方法,其中另外具備:以上述閘極電極作為遮罩而於上述半導體基板內導入P型雜質,在較上述半導體基板內之上述第2半導體區域淺的位置,形成上述光二極體之第3半導體區域的工程。
[10] 如申請專利範圍第7項之固態攝像裝置之製造方法,其中另外具備:於上述半導體基板上形成遮罩層的工程;上述第1半導體區域,係使用上述遮罩層被形成。
[11] 如申請專利範圍第7項之固態攝像裝置之製造方法,其中上述第2半導體區域,係以上述轉送電晶體之閘極電極作為遮罩,藉由自動對準而形成。
[12] 如申請專利範圍第9項之固態攝像裝置之製造方法,其中上述第3半導體區域,係以上述轉送電晶體之閘極電極作為遮罩,藉由自動對準而形成。
类似技术:
公开号 | 公开日 | 专利标题
US8953076B2|2015-02-10|Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer
US8053272B2|2011-11-08|Semiconductor device fabrication method
US8723285B2|2014-05-13|Photoelectric conversion device manufacturing method thereof, and camera
US8907375B2|2014-12-09|Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
JP6406585B2|2018-10-17|撮像装置
JP6529221B2|2019-06-12|光電変換装置及びその製造方法
US20090289282A1|2009-11-26|Solid state imaging device and method for manufacturing the same
US20120146116A1|2012-06-14|Back side illumination type solid state imaging device and method of manufacturing the same
US20070004076A1|2007-01-04|CMOS image sensor including two types of device isolation regions and method of fabricating the same
JP2009071308A|2009-04-02|イメージセンサの製造方法
JP4561328B2|2010-10-13|固体撮像装置およびその製造方法
KR101016552B1|2011-02-24|이미지 센서 및 이미지 센서의 제조 방법
TWI459550B|2014-11-01|固態攝像裝置及其製造方法
JP4810831B2|2011-11-09|半導体装置及びその製造方法
JP2006041080A|2006-02-09|固体撮像装置
JP4115446B2|2008-07-09|Cmosイメージセンサの製造方法
JP4561327B2|2010-10-13|固体撮像装置およびその製造方法
JP2008270668A|2008-11-06|固体撮像素子及びその製造方法
US9627433B2|2017-04-18|Method of manufacturing junction field effect transistor
US20090045479A1|2009-02-19|Image sensor with vertical drain structures
JP2014197566A|2014-10-16|固体撮像装置の製造方法
KR100982604B1|2010-09-15|이미지 센서 및 이미지 센서의 제조 방법
JP2015046505A|2015-03-12|半導体装置およびその製造方法
JP2007123655A|2007-05-17|固体撮像素子
KR20110078880A|2011-07-07|이미지 센서의 제조 방법
同族专利:
公开号 | 公开日
CN102800682A|2012-11-28|
JP2012244125A|2012-12-10|
TWI459550B|2014-11-01|
KR20120131092A|2012-12-04|
US20150069477A1|2015-03-12|
US20120299071A1|2012-11-29|
KR101348823B1|2014-01-07|
US8907387B2|2014-12-09|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPH07161985A|1993-12-06|1995-06-23|Nec Corp|半導体装置の製造方法|
JPH07161958A|1993-12-09|1995-06-23|Nec Corp|固体撮像装置|
JP4419238B2|1999-12-27|2010-02-24|ソニー株式会社|固体撮像素子及びその製造方法|
JP3759435B2|2001-07-11|2006-03-22|ソニー株式会社|X−yアドレス型固体撮像素子|
KR100436067B1|2001-11-16|2004-06-12|주식회사 하이닉스반도체|이미지센서 및 그 제조 방법|
JP4859045B2|2006-09-06|2012-01-18|シャープ株式会社|固体撮像素子および電子情報機器|
JP4987749B2|2008-02-08|2012-07-25|ソニー株式会社|固体撮像素子の製造方法|
US20090200580A1|2008-02-08|2009-08-13|Omnivision Technologies, Inc.|Image sensor and pixel including a deep photodetector|
JP2009266842A|2008-04-21|2009-11-12|Toshiba Corp|固体撮像装置およびその製造方法|
EP2133918B1|2008-06-09|2015-01-28|Sony Corporation|Solid-state imaging device, drive method thereof and electronic apparatus|
JP5369505B2|2008-06-09|2013-12-18|ソニー株式会社|固体撮像装置、及び電子機器|
JP4788742B2|2008-06-27|2011-10-05|ソニー株式会社|固体撮像装置及び電子機器|
JP2010073902A|2008-09-18|2010-04-02|Sony Corp|イオン注入方法、固体撮像装置の製造方法、固体撮像装置、並びに電子機器|
JP5493430B2|2009-03-31|2014-05-14|ソニー株式会社|固体撮像装置とその製造方法、及び電子機器|
JP2011082329A|2009-10-07|2011-04-21|Sony Corp|固体撮像装置、撮像装置および固体撮像装置の製造方法|
JP5671830B2|2010-03-31|2015-02-18|ソニー株式会社|固体撮像素子、固体撮像素子の製造方法、および電子機器|
法律状态:
2017-08-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
优先权:
申请号 | 申请日 | 专利标题
JP2011116188A|JP2012244125A|2011-05-24|2011-05-24|固体撮像装置及びその製造方法|
[返回顶部]